GCR_APB_ASYNC

Macros
#define	MXC_F_GCR_APB_ASYNC_APBASYNCI2C0_POS   0
#define	MXC_F_GCR_APB_ASYNC_APBASYNCI2C0   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCI2C0_POS))
#define	MXC_F_GCR_APB_ASYNC_APBASYNCI2C1_POS   1
#define	MXC_F_GCR_APB_ASYNC_APBASYNCI2C1   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCI2C1_POS))
#define	MXC_F_GCR_APB_ASYNC_APBASYNCI2C2_POS   2
#define	MXC_F_GCR_APB_ASYNC_APBASYNCI2C2   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCI2C2_POS))
#define	MXC_F_GCR_APB_ASYNC_APBASYNCPT_POS   3
#define	MXC_F_GCR_APB_ASYNC_APBASYNCPT   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCPT_POS))

Detailed Description

APB Asynchronous Bridge Select Register.

Macro Definition Documentation

MXC_F_GCR_APB_ASYNC_APBASYNCI2C0

#define MXC_F_GCR_APB_ASYNC_APBASYNCI2C0   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCI2C0_POS))

APB_ASYNC_APBASYNCI2C0 Mask

MXC_F_GCR_APB_ASYNC_APBASYNCI2C0_POS

#define MXC_F_GCR_APB_ASYNC_APBASYNCI2C0_POS   0

APB_ASYNC_APBASYNCI2C0 Position

MXC_F_GCR_APB_ASYNC_APBASYNCI2C1

#define MXC_F_GCR_APB_ASYNC_APBASYNCI2C1   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCI2C1_POS))

APB_ASYNC_APBASYNCI2C1 Mask

MXC_F_GCR_APB_ASYNC_APBASYNCI2C1_POS

#define MXC_F_GCR_APB_ASYNC_APBASYNCI2C1_POS   1

APB_ASYNC_APBASYNCI2C1 Position

MXC_F_GCR_APB_ASYNC_APBASYNCI2C2

#define MXC_F_GCR_APB_ASYNC_APBASYNCI2C2   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCI2C2_POS))

APB_ASYNC_APBASYNCI2C2 Mask

MXC_F_GCR_APB_ASYNC_APBASYNCI2C2_POS

#define MXC_F_GCR_APB_ASYNC_APBASYNCI2C2_POS   2

APB_ASYNC_APBASYNCI2C2 Position

MXC_F_GCR_APB_ASYNC_APBASYNCPT

#define MXC_F_GCR_APB_ASYNC_APBASYNCPT   ((uint32_t)(0x1UL << MXC_F_GCR_APB_ASYNC_APBASYNCPT_POS))

APB_ASYNC_APBASYNCPT Mask

MXC_F_GCR_APB_ASYNC_APBASYNCPT_POS

#define MXC_F_GCR_APB_ASYNC_APBASYNCPT_POS   3

APB_ASYNC_APBASYNCPT Position